



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2020-0042796  
(43) 공개일자 2020년04월24일

(51) 국제특허분류(Int. Cl.)  
H01L 21/67 (2006.01) H01L 21/52 (2006.01)  
H01L 21/677 (2006.01)  
(52) CPC특허분류  
H01L 21/67144 (2013.01)  
H01L 21/52 (2013.01)  
(21) 출원번호 10-2018-0123402  
(22) 출원일자 2018년10월16일  
심사청구일자 없음

(71) 출원인  
주식회사 루멘스  
경기도 용인시 기흥구 원고매로 12 (고매동)  
(72) 발명자  
김보균  
경기도 용인시 기흥구 원고매로 12(고매동, 주식회사 루멘스)  
김근하  
경기도 용인시 기흥구 원고매로 12(고매동, 주식회사 루멘스)  
문주경  
경기도 용인시 기흥구 원고매로 12(고매동, 주식회사 루멘스)  
(74) 대리인  
유창열


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 **엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어**

**(57) 요약**

마이크로 엘이디 칩 어레이 방법이 개시된다. 상기 마이크로 엘이디 칩 어레이 방법은 석션 홀을 통해 감압되는 복수개의 칩 포켓들이 형성된 칩 캐리어를 준비하는 단계; 상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 단계; 및 상기 칩 포켓들에 캡처링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며, 상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일하다.

**대표도 - 도2**



(52) CPC특허분류

*H01L 21/67132* (2013.01)

*H01L 21/67712* (2013.01)

*H01L 21/67721* (2013.01)

---

## 명세서

### 청구범위

#### 청구항 1

석션 홀을 통해 감압되는 복수개의 칩 포켓들이 형성된 칩 캐리어를 준비하는 단계;

상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 단계; 및

상기 칩 포켓들에 캡처링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며,

상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며,

상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일한 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 2

청구항 1에 있어서, 상기 슬로프에 의해 상기 칩 포켓들 내에 정렬된 상기 마이크로 엘이디 칩들 각각의 움직임 을 규제하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 3

청구항 1에 있어서, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작은 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 4

청구항 1에 있어서, 상기 석션 홀은 상기 칩 캐리어의 상기 바닥에서 상기 칩 포켓들 각각에 연결되어 형성되는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 5

청구항 4에 있어서, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개인 것을 특징으로 하는 마이크로 엘 이디 칩 어레이 방법.

#### 청구항 6

청구항 1에 있어서, 상기 칩 캐리어는 석션 플레이트의 일면에 상기 칩 포켓들을 형성하고, 상기 석션 플레이트 의 타면에 상기 칩 포켓들의 바닥에서 상기 칩 포켓들과 연결되는 석션 홀들을 형성된 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 7

청구항 1에 있어서, 상기 플레이싱 하는 단계는 상기 마이크로 엘이디 칩들이 상기 기재 상에 놓인 상태에서 상 기 칩 포켓들 내부의 압력을 증가시키는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 8

청구항 1에 있어서, 상기 캡처링하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 상측에 위치하고, 상기 플레이싱하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상 기 칩 캐리어에서 상기 칩 포켓들을 기준으로 하측에 위치하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

#### 청구항 9

청구항 1에 있어서, 상기 캡처링하는 단계 이후에, 상기 칩 포켓들 각각에 상기 마이크로 엘이디 칩이 정렬된 상기 칩 캐리어를 180도 회전시키는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

**청구항 10**

청구항 1에 있어서, 상기 캡처링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 전극 패드가 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

**청구항 11**

청구항 10에 있어서, 상기 기재는 전극을 갖는 마운트 기판이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 전극에 근접하도록 상기 마이크로 엘이디 칩들을 상기 마운트 기판 상에 플레이싱하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

**청구항 12**

청구항 10에 있어서, 상기 기재는 접착 필름이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 접착 필름에 부착되도록 상기 마이크로 엘이디 칩들을 상기 접착 필름 상에 플레이싱하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

**청구항 13**

청구항 12에 있어서, 상기 접착 필름 상에 부착된 마이크로 엘이디 칩들을 마운트 기판 상에 전사하는 단계를 더 포함하는 것을 특징으로 마이크로 엘이디 칩 어레이 방법.

**청구항 14**

청구항 1에 있어서, 상기 캡처링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 전극 패드 측이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.

**청구항 15**

복수개의 마이크로들을 일정 배열로 정렬하여, 그 정렬된 마이크로 엘이디 칩들을 기재 상에 플레이싱하기 위한 멀티 칩 캐리어로서,

상기 복수개의 마이크로 엘이디 칩들을 흡입하도록, 석션 플레이트의 일면에 일정 배열로 형성된 복수개의 칩 포켓들을 포함하며,

상기 칩 포켓들 각각의 바닥 형상 및 크기는 해당 칩 포켓에 흡입된 마이크로 엘이디 칩들 각각의 움직임을 규제하도록 정해지며,

상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프를 포함하는 것을 특징으로 하는 멀티 칩 캐리어.

**청구항 16**

청구항 15에 있어서, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작은 것을 특징으로 하는 멀티 칩 캐리어.

**청구항 17**

청구항 15에 있어서, 상기 칩 캐리어는 상기 칩 포켓들 각각의 바닥에서 상기 칩 포켓들 각각에 연결되는 복수개의 석션 홀들을 더 포함하는 것을 특징으로 하는 멀티 칩 캐리어.

**청구항 18**

청구항 17에 있어서, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개인 것을 특징으로 하는 멀티 칩 캐리어.

**청구항 19**

청구항 17에 있어서, 상기 석션 홀들은 외부 진공원과 연결된 것을 특징으로 하는 멀티 칩 캐리어.

**청구항 20**

청구항 14에 있어서, 상기 멀티 칩 캐리어는 Si, GaAs, 사파이어 또는 ALN 재료로 형성된 것을 특징으로 하는 멀티 칩 캐리어.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 엘이디 디스플레이 패널 제조 기술에 관한 것으로서, 더 상세하게는, 마이크로 엘이디 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어에 관한 것이다.

**배경 기술**

[0002] 마이크로 엘이디 디스플레이 패널 구현을 위한 마이크로 엘이디 모듈을 만들기 위해, 수직형 또는 플립칩형의 마이크로 엘이디 칩들을 PCB(Printed Circuit Board)와 같은 기판에 본딩하여 어레이 한다. 이를 위해서는, 칩 유지 필름 상에 소팅(sorting)되어 있는 마이크로 엘이디 칩들을 기판 상의 솔더들 위치로 정확히 옮겨 본딩하는 것이 요구된다.

[0003] 이때, 칩 유지 필름 상에 소팅되어 있는 마이크로 엘이디 칩들의 간격은 기판 상의 솔더들 간격과 다르므로, 기판 상의 각 솔더 위치를 하나씩 확인 한 후, 다이 본더를 이용하여 마이크로 엘이디 칩을 기판 상의 해당 솔더에 본딩하는 방법이 제안된 바 있다. 그러나 이 방법은 많은 수의 마이크로 엘이디 칩을 하나씩 옮겨 기판 상에 본딩해야 하므로, 과도하게 많은 공정 시간이 요구되는 단점이 있다.

[0004] 대안적으로, 소팅된 칩 유지 필름 상의 마이크로 엘이디 칩을 픽셀 사이즈에 맞게 재배열한 후 전체 마이크로 엘이디 칩들을 예컨대 롤투롤(roll to roll) 방식으로 또는 정전기 접착 방식 등으로 전사하는 방법이 있다. 이러한 방법을 이용할 경우, 마이크로 엘이디 디스플레이 패널의 양산을 위해서는, 재배열시 마이크로 엘이디 칩들의 칩간 간격의 정밀도가 수 um 이내로 정밀해야하고 속도 또한 빨라야 하는데 이를 만족시키기 어려웠다. 심지어, 마이크로 엘이디 칩보다 더 큰 크기를 갖는 엘이디 칩들을 이용하는 미니 엘이디 디스플레이 패널의 양산에 있어서도, 엘이디 칩들간의 칩간 간격 정밀도가 ±10um 이내를 만족시켜야 하지만 이 또한 달성하기 어려웠다.

[0005] 또한, 롤투롤 방식 또는 정전기 접착 방식 등 일반적으로 엘이디 칩들을 전사 할 경우, 재배열한 엘이디 칩들의 상부(즉 엘이디 발광면)에 접착시트를 부착하여 전사를 진행해야 하고, 추후에 접착시트를 제거 하면, 엘이디 칩 상부에 접착제가 조금이라도 남아 있어 발광 효율이 떨어지는 문제점이 있다.

[0006] 또한, 기판에 엘이디 칩들을 전사하기 위해 검토되어 왔던 여러 가지 방법들은 디스플레이를 구현하기에 충분한 엘이디 칩들의 X/Y/Z 정배열 수준을 맞추지 못하고 있고, 엘이디 칩들을 본딩을 위한 리플로우 공정에 있어서도 엘이디 칩들의 원치 않는 회전이나 틀어짐 등의 현상이 발생할 우려가 컸다.

**발명의 내용**

**해결하려는 과제**

[0007] 본 발명은, 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 임의의 위치에서 기판으로 옮겨 어레이 함에 있어서, 엘이디 칩들의 부정밀한 배열 문제점을 해결하고, 다량의 엘이디 칩을 한꺼번에 기재 상에 어레이하는 방법을 제공하는 것에 그 목적이 있다.

[0008] 본 발명의 다른 목적은, 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 흐트러짐 없이 쉽게 모아서 기재 상에 정확히 옮겨는데 이용되는 멀티 칩 캐리어를 제공하는 것이다.

**과제의 해결 수단**

[0009] 본 발명의 일측면에 따른 마이크로 엘이디 칩 어레이 방법은, 석션 홀을 통해 감압되는 복수개의 칩 포켓들이

형성된 칩 캐리어를 준비하는 단계; 상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 단계; 및 상기 칩 포켓들에 캡처링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며, 상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일하다.

- [0010] 일 실시예에 따라, 상기 슬로프에 의해 상기 칩 포켓들 내에 정렬된 상기 마이크로 엘이디 칩들 각각의 움직임을 규제한다.
- [0011] 일 실시예에 따라, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작다.
- [0012] 일 실시예에 따라, 상기 석션 홀은 상기 칩 캐리어의 상기 바닥에서 상기 칩 포켓들 각각에 연결되어 형성된다.
- [0013] 일 실시예에 따라, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개이다.
- [0014] 일 실시예에 따라, 상기 칩 캐리어는 석션 플레이트의 일면에 상기 칩 포켓들을 형성하고, 상기 석션 플레이트의 타면에 상기 칩 포켓들의 바닥에서 상기 칩 포켓들과 연결되는 석션 홀들을 형성한다.
- [0015] 일 실시예에 따라, 상기 플레이싱 하는 단계는 상기 마이크로 엘이디 칩들이 상기 기재 상에 놓인 상태에서 상기 칩 포켓들 내부의 압력을 증가시키는 것을 포함한다.
- [0016] 일 실시예에 따라, 상기 캡처링하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 상측에 위치하고, 상기 플레이싱하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 하측에 위치한다.
- [0017] 일 실시예에 따라, 상기 방법은 상기 캡처링하는 단계 이후에, 상기 칩 포켓들 각각에 상기 마이크로 엘이디 칩이 정렬된 상기 칩 캐리어를 180도 회전시키는 것을 포함한다.
- [0018] 일 실시예에 따라, 상기 캡처링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 전극 패드가 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링한다.
- [0019] 일 실시예에 따라, 상기 기재는 전극을 갖는 마운트 기판이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 전극에 근접하도록 상기 마이크로 엘이디 칩들을 상기 마운트 기판 상에 플레이싱한다.
- [0020] 일 실시예에 따라, 상기 기재는 접착 필름이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 접착 필름에 부착되도록 상기 마이크로 엘이디 칩들을 상기 접착 필름 상에 플레이싱하는 것을 포함한다.
- [0021] 일 실시예에 따라, 상기 방버은 상기 접착 필름 상에 부착된 마이크로 엘이디 칩들을 마운트 기판 상에 전사하는 단계를 더 포함한다.
- [0022] 일 실시예에 따라, 상기 캡처링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 전극 패드 측이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡처링하는 것을 포함한다.
- [0023] 본 발명의 일측면에 따라, 복수개의 마이크로들을 일정 배열로 정렬하여, 그 정렬된 마이크로 엘이디 칩들을 기재 상에 플레이싱하기 위한 멀티 칩 캐리어가 제공되며, 상기 칩 캐리어는 상기 복수개의 마이크로 엘이디 칩들을 흡입하도록, 석션 플레이트의 일면에 일정 배열로 형성된 복수개의 칩 포켓들을 포함하며, 상기 칩 포켓들 각각의 바닥 형상 및 크기는 해당 칩 포켓에 흡입된 마이크로 엘이디 칩들 각각의 움직임을 규제하도록 정해지며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프를 포함한다.
- [0024] 일 실시예에 따라, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작다.
- [0025] 일 실시예에 따라, 상기 칩 캐리어는 상기 칩 포켓들 각각의 바닥에서 상기 칩 포켓들 각각에 연결되는 복수개의 석션 홀들을 더 포함한다.
- [0026] 일 실시예에 따라, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개이다.
- [0027] 일 실시예에 따라, 상기 석션 홀들은 외부 진공원과 연결된다.
- [0028] 일 실시예에 따라, 상기 멀티 칩 캐리어는 Si, GaAs, 사파이어 또는 AlN 재료로 형성된다.

**발명의 효과**

- [0029] 본 발명에 따르면, 마이크로 엘이디 칩들을 마운트 기관 상에 어레이함에 있어서, 그 마이크로로 엘이디 칩들을 마운트 기관 상으로 옮기기 전에, 매우 간단하게 마운트 기관 상의 기결정 배열과 일치하게 마이크로 엘이디 칩들의 배열을 조정할 수 있다. 또한 본 발명은 마이크로 엘이디 칩을 옮기는 과정 과정에서 틀어짐을 막을 수 있어 정밀한 엘이디 칩 본딩이 가능하다는 장점을 갖는다.
- [0030] 본 발명에 따른 방법은, 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 임의의 위치에서 임의의 기재로 옮겨 어레이 함에 있어서, 엘이디 칩들의 부정밀한 배열 문제점을 해결하고, 다량의 엘이디 칩을 한꺼번에 기재 상에 어레이할 수 있다.
- [0031] 본 발명에 따른 방법은 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 흐트러짐 없이 쉽게 모아서 기재 상에 정확히 옮기는데 유리하다.

**도면의 간단한 설명**

- [0032] 도 1은 본 발명의 일 실시예에 따른 칩 어레이 방법에 이용되는 멀티 칩 캐리어를 설명하기 위한 평면도이다. 도 2는 본 발명의 일 실시예에 다른 칩 어레이 방법에 이용되는 멀티 칩 캐리어의 일부를 확대 도시한 도면이다. 도 3 및 도 4는 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 칩 어레이 방법의 일 실시예를 설명하기 위한 도면들이다. 도 5 및 도 6은 본 발명의 다른 실시예에 따른 칩 어레이 방법을 설명하기 위한 도면이다. 도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 칩 어레이 방법을 설명하기 위한 도면이다.

**발명을 실시하기 위한 구체적인 내용**

- [0033] 이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
- [0034] 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 엘이디 칩 어레이 방법을 설명한다.
- [0035] 본 발명의 일 실시예에 따른 엘이디 칩 어레이 방법은, 칩 캐리어 준비 단계와, 칩 캡처링 단계와, 칩 플레이싱 단계를 포함한다.
- [0036] 멀티 칩 캐리어 준비 단계에서는 마이크로 엘이디 칩들을 복수개의 마이크로 엘이디 칩들을 캡처링하여, 그 캡처링된 복수개의 마이크로 엘이디 칩들을 마운트 기관에 플레이싱하는 칩 캐리어(60)가 도 1 및 도 2에 도시된 것과 같이 준비된다. 칩 캐리어(60)의 외부 형상은 도시된 것과 같이 대략 원형일 수도 있고, 사각형 또는 그 외의 다른 형상일 수 있다.
- [0037] 상기 칩 캐리어(60)는 일면에 복수개의 칩 포켓(612)들이 일정 배열로 형성된 석션 플레이트(61)를 포함한다. 또한, 상기 석션 플레이트(61)는 상기 칩 포켓(612)들 각각에 대응되게 형성된 석션 홀(614)들을 포함한다. 상기 석션 홀(614)들은, 상기 칩 포켓(612)들이 형성된 석션 플레이트(61)의 일면 반대면에 형성된 채, 상기 칩 포켓(612)들 각각의 바닥면에서 상기 칩 포켓(612)들과 연결되어 있다. 상기 석션 홀(614)들 각각은 대응 칩 포켓(612)의 내부 압력을 감압하여, 마이크로 엘이디 칩(30)을 칩 포켓(612) 내로 흡입하기 위한 것으로서, 외부 진공원과 연결된다. 칩 포켓(612) 내에 흡입된 채 수용되어 있는 마이크로 엘이디 칩은, 칩 포켓(612) 내 압력을 증가시키면, 상기 칩 포켓(612)으로부터 분리되어 나올 수 있는 상태가 된다. 하나의 칩 포켓(612)에 대한 석션 홀(614)의 개수는 복수개인 것이 바람직하다.
- [0038] 상기 칩 캐리어(60)의 석션 플레이트(61)는, Si GaAs, 사파이어 또는 AlN 등과 같은 재료로 이루어진다. 또한, 상기 칩 포켓(612)들은 일정 깊이 H를 가지며, 칩 포켓(612)의 깊이는 석션될 마이크로 엘이디 칩의 두께보다 작게 정해진다. 여기에서 마이크로 엘이디 칩의 두께는 마이크로 엘이디 칩의 광 방출면과 전극패드의 표면까지의 거리를 의미한다. 또한, 상기 칩 포켓(612)은 입구의 횡폭(W1)이 바닥의 횡폭(W2)보다 크도록 형성되어 있으며, 횡폭 W1을 갖는 입구로부터 횡폭 W2를 갖는 바닥까지 이어진 슬로프(6121)를 갖는다. 칩 포켓(612)의 입구 횡폭 W1은 마이크로 엘이디 칩의 횡폭보다 크고 칩 포켓(612)의 바닥 횡폭 W2는 마이크로 엘이디 칩의 횡폭과 같다. 여기에서, "같다"의 의미는 무시할 수 있는 정도의 오차 범위 내에서 같음을 의미한다. 도시하지는 않았지만, 칩 포켓의 입구 종폭은 칩 포켓의 바닥 종폭보다 크고, 마이크로 엘이디 칩의 종폭은 칩 포켓의 입구 종

폭보다 크고 칩 포켓의 바닥 종폭과 거의 같다.

- [0039] 도 3을 참조하면, 상기 칩 캡처링 단계는 상기 석션 홀(614)과 접속된 외부 진공원이 작동함으로써, 상기 석션 홀(614) 내부가 감압되고, 이에 의해, 칩 포켓(612)의 입구에 적어도 일부가 걸쳐 있던 마이크로 엘이디 칩(30)이 칩 포켓(612) 내로 떨어져 칩 포켓(612)의 바닥에 안착된다. 그리고 석션 홀(614)을 통한 진공 흡입력(F)에 의해, 마이크로 엘이디 칩(30)의 칩 포켓(612)의 바닥에 흡착되어 분리되지 않는 상태가 된다. 앞에서 언급한 바와 같이, 칩 포켓(612)의 입구로부터 바닥까지 이어진 슬로프(6121)에 의해, 마이크로 엘이디 칩(30)은 칩 포켓(612) 내로 원활하게 삽입될 수 있음과 동시에 상기 칩 포켓(612)의 바닥에 안착되었을 때에는 칩 포켓(612)의 바닥폭과 마이크로 엘이디 칩의 폭이 거의 일치함으로써 인해, 칩 포켓(612) 내에서 유동되지 않고 정확한 위치에 고정되어 있을 수 있다. 따라서, 칩 포켓(612)들에 하나씩 들어가 유지된 마이크로 엘이디 칩(30)들은 칩 포켓(612)들의 중심간 간격과 동일한 중심간 간격으로 배열되어 있을 수 있고, 칩 포켓(612) 내 진공 감압 상태가 해제되지 않는 이상, 칩 포켓(612)들에 수용되어 있는 마이크로 엘이디 칩(30)들의 배열과 그들 사이의 간격은 변화됨 없이 일정할 수 있다. 예컨대, 칩 포켓들에 흡입되어 있는 마이크로 엘이디 칩들을 임의의 위치에 내려 놓을 때 그 내려 놓는 힘에 의해 미세한 오차가 발생할 수 있으며, 이와 같은 이유 또는 그 밖의 다른 이유로 배열된 후의 마이크로 엘이디 칩들의 중심간 간격과 칩 포켓들 중심간 간격이 완전히 동일한 것은 실질적으로 불가능하다. 따라서, 배열된 후의 마이크로 엘이디 칩(30)들의 중심간 간격과 칩 포켓(612)들의 중심간 간격이 완전히 동일하지 않더라도 실질적으로 동일한 것으로 족하다. 따라서, 본 명세서에서는 마이크로 엘이디 칩(30)들의 중심간 간격과 칩 포켓(612)들의 중심간 간격이 동일하다는 것이 5  $\mu\text{m}$  이내의 편차 범위 내에서 동일하다는 것으로 정의한다.
- [0040] 마이크로 엘이디 칩(30)들이 플레이싱 되는 기재(base body or base plate)가 전극들(45a, 45b; 도 4 참조)을 구비한 마운트 기관(40; 도 4 참조) 상이므로, 마이크로 엘이디 칩(30)은 칩 포켓(612)의 바닥면에 흡착되는 면 반대측 면에 상기 전극들(45a, 45b; 도 4 참조)에 대응되는 전극 패드(32a, 32b)를 구비한다. 다시 말해, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 발광면이 칩 포켓(612)의 바닥면과 접해 있도록 그리고 전극 패드(32a, 32b)가 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다. 본 실시예에서는, 칩 캡처링 단계에서, 칩 포켓(612)이 상측을 향해 있는데, 진공 흡입력과 더불어 중력이 마이크로 엘이디 칩(30)에 작용하여, 마이크로 엘이디 칩(30)이 더 잘 칩 포켓(612)에 들어갈 수 있도록 해준다.
- [0041] 도 4를 참조하면, 칩 캐리어(60)가 180도 회전하여, 즉, 거꾸로 뒤집어져, 칩 포켓(612)들 및 그 칩 포켓(612)들에 흡입된 마이크로 엘이디 칩(30)들이 그 아래에 위치한 마운트 기관(40)을 향하게 되며, 다음, 마이크로 엘이디 칩(30)들이 마운트 기관(40)에 플레이싱될 때까지 칩 캐리어(60)가 하강하거나 또는 마운트 기관(40)이 상승한다. 앞에서 언급한 바와 같이, 칩 포켓(612)의 깊이가 마이크로 엘이디 칩(30)의 두께보다 작으므로, 칩 캐리어(60)가 최대 하강하거나 또는 마운트 기관(40)이 최대 상승할 때, 마이크로 엘이디 칩(30)에 구비된 전극패드들(32a, 32b)들이 마운트 기관(40)의 전극(45a, 45b)들과 접하거나 또는 근접하게 된다. 전극(45a, 45b) 상에는 본딩 물질(p)가 미리 도포되어 있을 수 있다. 마이크로 엘이디 칩(30)이 마운트 기관(40) 상에 플레이싱된 상태에서, 예컨대, 석션 홀(614)과 연결된 외부 진공원이 작동이 멈추거나 또는 다른 방식으로, 칩 포켓(612) 내 압력이 감소되고, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 포켓(612)들로부터 분리될 수 있다.
- [0042] 도 5 및 도 6을 참조하여 본 발명의 다른 실시예에 따른 엘이디 칩 어레이 방법을 설명한다.
- [0043] 본 실시예에 따른 엘이디 칩 어레이 방법 또한 앞선 실시예와 마찬가지로 칩 캐리어 준비 단계와, 칩 캡처링 단계와, 칩 플레이싱 단계를 포함한다. 이에 더하여, 상기 칩 어레이 방법은 칩 전사 단계를 더 포함한다.
- [0044] 칩 캐리어 준비 단계는 앞선 실시예와 실질적으로 동일한 방식으로 칩 캐리어(60)이 준비된다.
- [0045] 앞선 실시예에서, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)에 의해 픽업되어 플레이싱 되는 곳이 전극들을 포함하는 마운트 기관이었지만, 본 실시예에서는, 마운트 기관이 아닌 접착 필름(7) 표면 상이다.
- [0046] 도 5를 참조하면, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)의 칩 포켓(612)에 흡입되는 그 자체로 마이크로 엘이디 칩(30)들은 기설정된 간격으로 정렬될 수 있다. 이는 칩 포켓(612)의 바닥이 그 바닥에 밀착된 마이크로 엘이디 칩(30)의 전후좌우 움직임을 규제할 수 있는 형상, 즉, 마이크로 엘이디 칩(30)의 형상에 대응되는 형상을 가짐으로써 가능하다. 이때, 마이크로 엘이디 칩(30)은 칩 포켓(612)의 바닥면에 흡착되는 면 반대측 면에 상기 전극들(45a, 45b)에 대응되는 전극 패드(32a, 32b)를 구비한다. 다시 말해, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 발광면이 칩 포켓(612)의 바닥

면과 접해 있도록 그리고 전극 패드(32a, 32b)가 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다.

- [0047] 앞선 실시예와 마찬가지로, 칩 포켓(612)의 입구로부터 바닥까지 이어진 슬로프(6121)에 의해, 마이크로 엘이디 칩은 칩 포켓(612) 내로 원활하게 삽입될 수 있다. 앞선 실시예에서 설명한 바와 같이, 칩 포켓(612)들에 하나씩 들어가 유지된 마이크로 엘이디 칩들은 칩 포켓(612)들의 중심간 간격과 동일한 중심간 간격으로 배열되어 있을 수 있고, 칩 포켓(612) 내 진공 감압 상태가 해제되지 않는 이상, 칩 포켓(612)들에 수용되어 있는 마이크로 엘이디 칩들의 배열과 그들 사이의 간격은 변화됨 없이 일정할 수 있다.
- [0048] 또한, 칩 캐리어(60)는, 앞선 실시예에서, 마이크로 엘이디 칩들을 마운트 기관 상에 플레이싱하는 것과 유사한 방식으로, 칩 포켓(612)들에 흡입 유지된 마이크로 엘이디 칩(30)들을 접착 필름(7)상에 플레이싱한다. 마이크로 엘이디 칩(30)들이 접착 필름(7) 상에 접착된 상태에서, 더 구체적으로는, 마이크로 엘이디 칩(30)들의 전극 패드(32a, 32b)들이 접착 필름(7)에 접착된 상태에서, 마이크로 엘이디 칩(30)들을 흡입 유지하고 있던 칩 포켓(612) 내 압력이 감소되어, 마이크로 엘이디 칩(30)들에 대한 흡입력이 제거되며, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 캐리어(60)에서 분리된 상태로 접착 필름(7)에 접착된다.
- [0049] 본 실시예에서는, 접착 필름(7) 상에 원하는 간격 및 배열로 마이크로 엘이디 칩(30)들이 정렬된 후, 칩 전사 단계가 추가로 수행된다. 도 6에 도시된 바와 같이, 이 칩 전사 단계에서는, 접착 필름(7) 상의 마이크로 엘이디 칩(30)들을 접착성을 갖는 트랜스퍼 필름(8)에 원래 배열 그대로 부착시키는 단계와, 다음 트랜스퍼 필름(8)에 부착된 마이크로 엘이디 칩(30)을 마운트 기관(40) 상에 그 배열 그대로 옮기는 단계를 포함한다. 이때, 마이크로 엘이디 칩(30)을 트랜스퍼 필름(8) 및 마운트 기관(40)에 대해 가압하기 위해 가압 롤러(90)가 이용될 수 있다.
- [0050] 마이크로 엘이디 칩(30)들의 발광면 측이 트랜스퍼 필름(8)에 접착되며, 그 반대 측이 마운트 기관(40) 측을 향하게 된다. 앞선 실시예와 마찬가지로, 마운트 기관(40)은 마이크로 엘이디 칩(30)들의 전극 패드(32a, 32b)들에 대응되는 전극(45a, 45b)을 상면에 구비한다. 트랜스퍼 필름(8)에 정렬된 마이크로 엘이디 칩(30)들은 그 정렬 그대로 마운트 기관(40) 상에 전사되는데, 이때, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b)들은 마운트 기관(40)의 전극(45a, 45b)들 각각에 본딩된다. 본딩에는 솔더 또는 도전성 본딩 재료가 이용될 수 있다.
- [0051] 도 7 및 도 8을 참조하여 본 발명의 또 다른 실시예를 설명한다.
- [0052] 본 실시예에 따른 엘이디 칩 어레이 방법 또한 앞선 실시예와 마찬가지로 칩 캐리어 준비 단계와, 칩 캡처링 단계와, 칩 플레이싱 단계를 포함한다. 이에 더하여, 상기 칩 어레이 방법은 칩 전사 단계를 더 포함한다.
- [0053] 칩 캐리어 준비 단계는 앞선 실시예와 실질적으로 동일한 방식으로 칩 캐리어(60)가 준비된다.
- [0054] 마이크로 엘이디 칩(30)들이 칩 캐리어(60)에 의해 픽업되어 플레이싱 되는 곳은 접착 필름(7) 표면 상이다.
- [0055] 도 7을 참조하면, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)의 칩 포켓(612)에 흡입되는 그 자체로 마이크로 엘이디 칩(30)들은 기설정된 간격으로 정렬될 수 있다. 이는 칩 포켓(612)의 바닥이 그 바닥에 밀착된 마이크로 엘이디 칩(30)의 전후좌우 움직임을 규제할 수 있는 형상, 즉, 마이크로 엘이디 칩(30)의 형상에 대응되는 형상을 가짐으로써 가능하다. 앞선 실시예들과 달리, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b) 측이 칩 포켓(612)의 바닥과 접해 있도록 그리고 마이크로 엘이디 칩(30)의 전극 패드 반대측 발광면이 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다.
- [0056] 상기 칩 캐리어(60)는 칩 포켓(612)들에 흡입 유지된 마이크로 엘이디 칩(30)들을 접착 필름(7)상에 플레이싱한다. 마이크로 엘이디 칩(30)들이 접착 필름(7) 상에 접착된 상태에서, 더 구체적으로는, 마이크로 엘이디 칩(30)들의 전극패드 반대측 발광면이 접착 필름(7)에 접착된 상태에서, 마이크로 엘이디 칩(30)들을 흡입 유지하고 있던 칩 포켓(612) 내 압력이 감소되어, 마이크로 엘이디 칩(30)들에 대한 흡입력이 제거되며, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 캐리어(60)에서 분리된 상태로 접착 필름(7)에 접착된다.
- [0057] 본 실시예에서는, 접착 필름(7) 상에 원하는 간격 및 배열로 마이크로 엘이디 칩(30)들이 정렬된 후, 칩 전사 단계가 추가로 수행된다. 도 8에 도시된 바와 같이, 이 칩 전사 단계에서는, 앞선 실시예에서와 같은 별도의 트랜스퍼 필름을 이용하지 않고, 접착 필름(7) 상의 마이크로 엘이디 칩(30)들을 직접 마운트 기관(40) 상에 그 배열 그대로 옮긴다. 이때, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b)들은 마운트 기관(40)의 전극(45a, 45b)들 각각에 본딩된다. 본딩에는 솔더 또는 도전성 본딩 재료가 이용될 수 있다.


[0058] 다음, 접착 필름(7)이 제거된다.

**부호의 설명**


- [0059] 30.....마이크로 엘이디 칩  
 40.....마운트 기판  
 60.....칩 캐리어  
 61.....석션 플레이트  
 612.....칩 포켓  
 613.....석션 홀

**도면**


**도면1**




**도면2**




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	用于制造LED显示器的微型LED芯片的排列方法和多芯片载体		
公开(公告)号	<a href="#">KR1020200042796A</a>	公开(公告)日	2020-04-24
申请号	KR1020180123402	申请日	2018-10-16
申请(专利权)人(译)	流明公司		
[标]发明人	김보균 김근하		
发明人	김보균 김근하 문주경		
IPC分类号	H01L21/67 H01L21/52 H01L21/677		
CPC分类号	H01L21/67144 H01L21/52 H01L21/67132 H01L21/67712 H01L21/67721 H01L2224/75 H01L2224/81192 H01L2224/95		
代理人(译)	Yuchangyeol		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

公开了一种微型LED芯片阵列方法。微型LED芯片阵列方法包括以下步骤：制备具有多个通过抽吸孔减压的芯片袋的芯片载体；每个微型LED芯片与每个芯片袋的底部紧密接触，以将微型LED芯片捕获在芯片袋中。并且将捕获在芯片袋中的微型LED芯片放置在基板上，每个芯片袋包括从入口延伸的斜面，该入口的宽度大于底部至底部。通过斜率放置在基板上的微型LED芯片的中心与芯片袋的中心之间的距离相同。

